PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-223534

(43)Date of publication of application: 11.08.2000

(51)IntCl. H01L 21/60 H01L 21/56

(21)Application number : 11-021330 (71)Applicant : (22)Date of filing : 29.01.1999 (72)Inventor :


TOSHIBA CORP


MOTOMURA TOMOHISA

(54) APPARATUS FOR MOUNTING SEMICONDUCTOR AND METHOD OF MOUNTING SEMICONDUCTOR CHIP (57) Abstract:

PROBLEM TO BE SOLVED: To implement a low connection resistance by making the thermal expansion coefficient of a resin layer present in a region, where no metallic bumps are formed between the surface of a wiring board and the surface of a semiconductor chip smaller than the thermal expansion coefficient of the wiring board.

SOLUTION: An anisotropic conductive paste 4 which will become a resin layer is applied in advance to a printed board 7 on which substrate electrodes 8 are formed only by copper plating. A semiconductor chip 1 having gold ball bumps 3 formed is positioned with respect to the electrodes 8 in such a manner that the bumps 3 are opposed to the electrodes 8. Then, the chip 1 is connected and fixed to the board 7 electrically and mechanically by curing the paste 4 applied to the board 7 in advance at a curing temperature of 160° C for 80 seconds while abutting the chip 1 against the board 7 at a pressure of 50 g per bump. Gold coating particles 9 are deformed to thereby absorb variations in clearance between the chip 1 and the board 7. As a result, a low connection resistance can be implemented.





LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japanese Patent Office

. (19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-223534 (P2000-223534A)

(43)公開日 平成12年8月11日(2000.8.11)

(51) Int.Cl.'

識別記号

FI

テーマコート*(参考)

HO1L 21/60

21/56

3 1 1

H01L 21/60

311S 5F044

21/56

E 5F061

審査請求 未請求 請求項の数8 OL (全 9 頁)

(21)出願番号

(22)出廢日

特度平11-21330

(71)出廣人 000003078

株式会社東芝

平成11年1月29日(1999.1.29)

神奈川県川崎市幸区堀川町72番地

(72)発明者 本村 知久

東京都府中市東芝町1番地 株式会社東芝

府中工場内

(74)代理人 100083161

弁理士 外川 英明

Fターム(参考) 5F044 KK01 LL09 LL11 LL15 QQ01


5F061 AA01 BA03 CA04 CA26 CB03


(54) 【発明の名称】 半導体実装装置及び半導体チップの実装方法

(57)【要約】

【課題】金バンプの形成された半導体チップを、銅メッキされた基板電極に低い接触抵抗で接続可能な実装方法を提供する。

【解決手段】基板電極表面に有機物剥離処理を行い、更に露出した銅表面のエッチング処理を行うことにより表面を清浄化し、その後にガラスフィラー入りのエポキシ樹脂を用いて半導体チップを実装する。





1…半導体チップ

3…全パンプ

4…異方性導缸ペースト

7…プリント基板 8…基板電極 9…金コート粒子

【特許請求の範囲】

【請求項1】実装電極を表面に有する配線基板と、前記配線基板表面に対向して載置され前記配線基板表面に対向する表面に金属バンプの形成された半導体チップとを具備し、前記配線基板表面の前記実装電極に前記金属バンプが電気的に接続され、前記配線基板表面と前記半導体チップ表面間の前記金属バンプの形成されていない領域に樹脂層を有する半導体実装装置において、前記樹脂層の熱膨張係数が前記配線基板の熱膨張係数よりも小さいことを特徴とする半導体実装装置。

【請求項2】実装電極を表面に有する配線基板と、前記配線基板表面に対向して載置され前記配線基板表面に対向する表面に金属バンプの形成された半導体チップとを具備し、前記配線基板表面の前記実装電極に前記金属バンプが電気的に接続され、前記配線基板表面と前記半導体チップ表面間の前記金属バンプの形成されていない領域に異方性導電ペーストからなる樹脂層を有する半導体実装装置において、前記樹脂層がガラスフィラーを含有していることを特徴とする半導体実装装置。

【請求項3】前記配線基板がBTレジンを主材とするものであり、前記樹脂層の熱膨張係数が前記配線基板の熱膨張係数よりも小さいことを特徴とする請求項2に記載の半導体実装装置。

【請求項4】実装電極を表面に有する配線基板に半導体チップをフリップチップ実装する半導体チップの実装方法において、前記配線基板表面に樹脂層を形成する工程と、前記実装電極に前記半導体チップ上に形成された金属バンプを対向配置する工程と、前記金属バンプが前記実装電極に接するように前記半導体チップを加圧する工程と、前記樹脂を硬化する工程を具備し、前記実装電極表面が銅であることを特徴とする半導体チップの実装方法。

【請求項5】前記実装電極を希硫酸でエッチングする工程を、前記配線基板表面に樹脂層を形成する工程の前に有することを特徴とする請求項4に記載の半導体チップの実装方法。

【請求項6】前記実装電極を過硫酸ナトリウム水溶液でエッチングする工程を、前記実装電極を希硫酸でエッチングする工程の前に有することを特徴とする請求項5に記載の半導体チップの実装方法。

【請求項7】前記金属バンプが直径約80ミクロンの金バンプであり、前記加圧が1バンプあたり150g以上かつ200g以下であることを特徴とする請求項4乃至請求項6の何れか1項に記載の半導体チップの実装方法。

【請求項8】前記樹脂が導電性粒子を含有していることを特徴とする請求項4乃至請求項7の何れか1項に記載の半導体チップの実装方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体実装装置及び 半導体チップ実装方法に関するものであり、特にボール バンプと封止用樹脂を用いて半導体チップを配線基板に フリップチップ実装する方法、及びその方法により作成 された半導体実装装置に関するものである。

[0002]

【従来の技術】近年、半導体装置の高集積化、高機能化が進み、半導体装置の寸法に比して多数の接続端子が必要とされるようになっている。一方、半導体装置を実装使用する電子機器においては急速に機器の小型化が進み、使用する半導体装置の小型化が要求されている。

【0003】これらの事情を背景にして、半導体装置の 端子間隔の縮小が進み、また、端子接続にボンディング ワイヤに代えて金属ボールを用いて接続を行うフリップ チップ実装技術が急速に進展している。

【0004】半導体チップ(ベアチップ)をプリント基板(プリント配線基板)にフリップチップ実装するには、例えば半導体チップのボンディングパッド上に電解めっきにより半田ボールを形成しプリント基板にフェイスダウンに実装する方法、また、半導体チップのボンディングパッド上に金ワイヤをボールボンディングし、金ボール部分のみを残してバンプとし、プリント基板にフェイスダウンに実装する方法などが知られている。

【0005】図7を用いて、半導体チップ1を、半導体 チップ1 のアルミ電極2上にワイヤボンディングによっ て形成された金バンプ3を用いて、プリント基板7の基 板電極8上にフェイスダウンに実装する従来の技術を説 明する。図7は、半導体チップを金バンプで、プリント 基板の基板電極上にフェイスダウンに実装する従来技術 の工程断面図である。図7(A)では電極5上にニッケ ル・金の順にめっき6を施した基板電極8が形成されて いるプリント基板7に予め異方性導電ペースト(Ani sotropic Conductive Pas.t e:ACPとも略す) 4を塗布し、その基板電極8に、 直径80μm、高さ35μmの金バンプ3が形成された 半導体チップ1を金バンプ3と基板電極8が対向するよ うに配置する。次に、図7(B)に示すように金パンプ 3と基板電極8の位置が整合するように位置合わせを行 い、半導体チップ1をプリント基板7に突き当てて、1 40 バンプ当たり50gの加重で加圧しつつ、あらかじめプ リント基板7上に塗布してある異方性導電ペースト4を 硬化温度160℃で加熱硬化させて半導体チップ1とプ リント基板7を電気的、機械的に接続・固定する。

【0006】図7(B)に示した金バンプ3、基板電極8近傍の拡大断面図を図8に示す。半導体チップ1を1バンプあたり約50gで加圧すると、金バンプ3と基板電極8間で、異方性導電ペースト4に含まれている金コート粒子9が図8(A)から図8(B)のように変形し良好な電気的接続を得ることができる。

0 【0007】上述したように、半導体チップにバンプを

形成してプリント基板にフェイスダウン実装する方法では、バンプとプリント基板の電極とを異方性導電ペーストを用いて電気的に接続をとる方法が一般に行われている。この方法ではバンプと基板電極を異方性導電ペーストの中の金コート粒子を介して接触させて低抵抗の接続を形成することを特徴としているため、基板電極には接触抵抗を小さくするために金めっきを施すことが行われている。これにより、1 バンプあたりの0.7~1.5 mΩの低抵抗を得ることが出来る。

[0008]

【発明が解決しようとする課題】しかしながら上記の実装方法には次のような問題があった。即ち、基板電極の金めっき処理にはシアン系の水溶液が使用されるため非常に取り扱いが危険であり、また、環境汚染対策としてもシアン削減が要請されているという問題があった。また、金は材料コストも高く、コストダウンが困難であるという問題があった。また、金めっきを行うには下地の銅との密着性を保つためにニッケルを介在させるが、使用されるニッケルめっきが金表面まで拡散することがあり金ボールバンプ3と電極8との接続不良ないし接続の20信頼性不良の原因となっているという問題があった。

[0009]

【課題を解決するための手段】本発明に記載の半導体実装装置は上記の問題を解決するためになされたものであり、実装電極を表面に有する配線基板と、前記配線基板表面に対向する表面に対向して載置され前記配線基板表面に対向する表面に金属バンプの形成された半導体チップとを具備し、前記配線基板表面の前記実装電極に前記金属バンプが電気的に接続され、前記配線基板表面と前記半導体チップ表面間の前記金属バンプの形成されていない領域に樹脂層を有する半導体実装装置において、前記樹脂層の熱膨張係数が前記配線基板の熱膨張係数よりも小さいことを特徴とする。

【0010】また、本発明に記載の半導体実装装置は、 実装電極を表面に有する配線基板と、前記配線基板表面 に対向して載置され前記配線基板表面に対向する表面に 金属バンプの形成された半導体チップとを具備し、前記 配線基板表面の前記実装電極に前記金属バンプが電気的 に接続され、前記配線基板表面と前記半導体チップ表面 間の前記金属バンプの形成されていない領域に異方性導 40 電ペーストからなる樹脂層を有する半導体実装装置にお いて、前記樹脂層がガラスフィラーを含有していること を特徴とする。

【0011】特に、前記配線基板がBTレジンを主材とするものであり、前記樹脂層の熱膨張係数が前記配線基板の熱膨張係数よりも小さいことを特徴とする。また、本発明に記載の半導体チップの実装方法は、実装電極を表面に有する配線基板に半導体チップをフリップチップ実装する半導体チップの実装方法において、前記配線基板表面に樹脂層を形成する工程と、前記実装電極に前記 50

半導体チップ上に形成された金属バンプを対向配置する 工程と、前記金属バンプが前記実装電極に接するように 前記半導体チップを加圧する工程と、前記樹脂を硬化す る工程を具備し、前記実装電極表面が銅であることを特 徴とするものである。

【0012】また、特に、前記実装電極を希硫酸でエッチングする工程を、前記配線基板表面に樹脂層を形成する工程の前に有することを特徴とする。更に、前記実装電極を過硫酸ナトリウム水溶液でエッチングする工程 10 を、前記実装電極を希硫酸でエッチングする工程の前に有することを特徴とする。

【0013】また、本発明は、特に前記金属バンプが直 経約80ミクロンの金バンプであり、前記加圧が1バン プあたり150g以上に相当することを特徴とする。更 に、前記樹脂が導電性粒子を含有していることを特徴と するものである。

[0014]

【発明の実施の形態】(第1の実施の形態)本発明の第 1の実施の形態(以下実施形態と略す)を図1を用いて 詳細に説明する。

【0015】図1(A)では銅めっきのみにより基板電 極8が形成されているプリント基板7に予め異方性導電 ペースト4が塗布され、その基板電極8に、直径80μ m、高さ35μmの金ボールバンプ3が形成された半導 体チップ1が金バンプ3と基板電極8が対向するように 配置されている。次に、図1(B)に示すように半導体 チップ1をプリント基板7に突き当てて、1バンプ当た り50gで加圧しつつ、あらかじめプリント基板7上に 塗布してある異方性導電ペースト4を硬化温度160℃ で80秒加熱硬化させて半導体チップ1と基板7を電気 的、機械的に接続・固定する。尚、加圧は半導体チップ 1全面に均等にかかるように行った。尚、ここで、プリ ント基板7には三菱化学製のBT830 (BTレジン製 のもの)を使用した。基板厚は800ミクロンであっ た。また、半導体チップ1はシリコン単結晶基板から作 られたものであり、チップ厚650ミクロンで、4mm 角のチップに92個のバンプが形成されているものを使 用した。

【0016】図1(B)に示した金バンプ3、基板電極8近傍の拡大断面図を図2に示す。半導体チップ1を1バンプあたり約50gで加圧すると、金バンプ3と基板電極8間の金コート粒子9が図2(A)から図2(B)のように変形し、半導体チップ1とプリント基板7の間隙のばらつきを吸収し、良好な電気的接続を得ることができる。ここで、半導体チップ1とプリント基板7の間隙がばらついていても金コート粒子9を介して電気接続が保たれ、良好な電気的接続を得ることができる。

【0017】上述した方法を用いれば、基板電極に銅を 使用し、ニッケル、金を用いていないためニッケルめっ きが金表面層に拡散して信頼性が悪くなる問題を回避す ることができる。

【0018】しかしながら、上述の方法には下記のような問題があった。即ち、上記の実施形態では、接続抵抗が約10~100m Ω となりばらつきが大きく実用しにくかった。また、温度サイクル試験や高温高湿放置試験で接続抵抗の増加が大きく、実用範囲の上限である500m Ω を超えてしまうという問題があった。

【0019】本発明者が検討したところ、上記の問題の原因は銅のみからなる基板電極8を用いると図3のように基板電極8の表面に酸化膜10が形成されてしまい、10接続抵抗の増加が大きくなっていることがわかった。また、表面に酸化膜10が不均一に形成されてしまい接続抵抗のばらつきが大きくなるものと考えられた。さらに銅表面には耐熱フラックスを塗布してはんだ濡れ性の向上と酸化防止を行っているが、耐熱フラックスを塗布したままの状態で金バンプを電極に突き当てて実装を行うと、金バンプと電極との間のフラックスが充分に除去出来ないまま接合が形成される場合があり、初期抵抗値が増大するとともに、温度サイクル試験や高温高湿放置試験で接続抵抗の増加が大きくなる場合があることがわか20った。

【0020】 (第2の実施形態) 上記の本発明の第1の 実施形態における問題点を解決するために、本発明者は 更に検討を加えた。

【0021】以下に本発明の第2実施形態について説明 する。以下の説明では、本実施形態のうち上記の第1の 実施形態と同一の部分に付いては説明を省略する。本第 2の実施形態では基板電極8として銅単層のものを用 い、また、この銅表面にイミダゾール化合物からなる耐 熱プリフラックス(四国化成工業製、タフエースE3) の塗布された基板を用いた。本実施形態ではこの基板を 20%過硫酸ナトリウム水溶液(50℃)で30秒間で 処理した。これにより、耐熱プリフラックス (有機皮 膜)が剥離できた。その後10%希硫酸で30秒間基板 電極(銅) 8表面をエッチングして酸化膜等を除去し清 浄な銅表面を露出させ、バンプ1 個あたり150gの圧 力で、160℃に加熱して半導体チップ1を実装したと ころ、接続抵抗が1 バンプあたり0. 02~0.1 m Ω となり、従来の金めっきを行った基板電極よりも接続抵 抗が小さくなった。また、この時のバンプ周辺を拡大す 40 ると図4のようにバンプ3が押しつぶされ加圧加熱前の バンプ高さ35μmが24μmになり、11ミクロン小 さくなっていることがわかった。

【0022】このようなバンプ高さの変化量は従来技術を用いた場合と比較して明かに大きかった。また、金バンプ3、基板電極8間は密着しており、金コート粒子9は金バンプ3中に埋め込まれていた。

【0023】なお、ここで上述の過硫酸ナトリウム水溶液、希硫酸の濃度、処理温度は上記の条件に限られる物ではなく、それぞれ、耐熱プリフラックスが除去でき、

また、銅表面が清浄になる処理が出来る条件であればよい。

【0024】ここで、上記の金パンプ3と半導体チップ 1のアルミ電極2との接合は超音波印加のボールボンデ ィングによって形成されたものであり、超音波接合によ ってアルミ電極2と金バンプ3との間で金属間結合が形 成されている。その金パンプ3と半導体素子1上のアル ミ電極2との間の密着強度はシェア強度で約30g/バ ンプであった。本実施形態の表面処理を行い、上記の加 10 圧加熱条件で接合された金バンプ3と銅の基板電極5と の間のシェア強度を測定したところ上述の金バンプ3と 半導体チップ1上のアルミ電極2との間のシェア強度と ほほ同等な30g/バンプであった。ここで、金バンプ 3と銅の基板電極8との間の接合面積は金バンプ3と半 導体チップ1のアルミ電極2との間の接合面積とほぼ等 しかったことから、金ボールバンプ3と銅の基板電極8 との間で金属拡散が起こって金属間結合が形成されたと 考えられる。

【0025】本実施形態では、従来と比較して約3倍の加圧(150g/バンプ)を加えたことにより、金ボールバンプ3と銅の基板電極8とが直接に接合し、金属間接合が形成された。このような接合は上記の本発明の第1の実施形態では同様の加圧条件でも起こらなかった。従ってこのような金属間接合の形成には基板電極8の表面処理が必須であると考えられる。

【0026】次に、加圧限界を確認するために、加圧をバンプ当たり50g (0.5N (ニュートン) に相当) から250g (2.5Nに相当) まで変化させて、初期接触抵抗とリフロー加熱 (最高温度235 $^{\circ}$ C、10秒)後の接触抵抗を測定した。測定サンプルは各条件20サンプルとした。以下の試作結果を、第2の実施形態の第1変形例と称する。

【0027】バンプ当たりの加圧50g, 100g, 150g, 200g, 250g での初期抵抗の平均 $(m\Omega)$ /バンプ)、バラツキ (σ) 、初期抵抗の最大値は、それぞれ次の通りであった。

[0028]

50g: 2. 96, 0. 68, 4. 32

100g:1.77, 0.46, 2.74

150g: 0.87, 0.42, 1.98

200g: 0. 51, 0. 29, 1. 19

250g:0.48,0.50,1.92

また、リフロー加熱後の、バンプ当たりの加圧50g, 100g, 150g, 200g, 250gでの抵抗の平均 $(m\Omega/パンプ)$ 、バラツキ (σ) 、最大抵抗値は、それぞれ次の通りであった。

[0029]

50g:3.98, 1.27, 7.71

100g: 3. 03, 1. 08, 5. 48

150g:1.61, 0.83, 3.55

R

200g: 1. 11, 0. 57, 2. 50 250g:14. 0, 26. 0, 105 これらの結果をグラフにプロットしたものを図5に示し た。ここでInitialは初期抵抗を示し、Afte reflow heatingはリフロー加熱後の 抵抗(接触抵抗)を示している。ここに示したように、 初期接触抵抗は、この範囲では加圧を上げるほど小さく なることがわかった。また、バラツキも同様に小さくな った。しかし、250g (2.5N) 加圧の場合は、バ ラツキが200gよりもやや増大し、特にリフロー加熱 10 後には接触抵抗、バラツキとも急上昇することがわかっ た。これは250g加圧では、半導体チップに対する限 界加圧を超えたことで、バンプ近傍で半導体チップに過 度の応力が加わり降伏限界を超えたことにより発生した ものと考えられる。尚、上記の試験は、実装基板電極が Cuのものと、Au/Niめっきを行ったものと両方の ものについて行ったが有意な差は無かった。

【0030】上記の方法で、3種類の異なるエポキシ樹脂を主成分とするACPを用い、加圧200gで実装基板(半導体実装装置)を試作したところ、接触抵抗は0.02-0.1 m Ω / バンプが得られ、ACPの種類による有意な差は無かった。(以下の結果を第2の実施形態の第2変形例と称す。)

上記の方法で、試作に用いたACPを便宜上ACP (A), ACP (B), ACP (C) とすると、それぞれのガラス転移温度 (Tg (\mathbb{C})), 硬化後の熱膨張係数 (α (ppm/\mathbb{C})), 粘度 ($Pa \cdot S$) は、順に、ACP (A) で、111, 100, 45、ACP (B) で、142, 48, 185、ACP (C) で、148, 37, 140であった。

【0031】尚、上記の第1の実施形態、第2の実施形態、第2の実施形態の第1変形例ではACP(A)を用いた。また、使用した半導体チップ(シリコン)の熱膨張係数(α (p p m/ \mathbb{C}))は2、実装基板に用いたBTレジンの熱膨張係数(α (p p m/ \mathbb{C}))は、製造条件により変動があるが40-60の間であった。また、上記のACP(A)は通常の市販されているACPであり、ACP(B)は特に高いガラス転移温度を得る目的で試作されたもの、ACP(C)はガラスフィラーを含有させ、更に高いガラス転移温度を得る目的で試作され 40たものである。

【0032】次に、上記、第2実施形態の第2変形例の方法で作成した実装基板を-25℃、20分/85℃、20分の温度サイクル試験(以下TCTと略す)1000サイクル、60℃、90%の高温高湿放置試験(以下THSと略す)500hを行った結果、ACPの種類によって結果に大きな差が見られた。特に変動の大きかったTHSの結果について図6に結果を示す。この図から明らかなように、ACP(A)では39H(時間)時点で400mΩ以上になり、急激な抵抗増加が見られたの50

に対し、ACP(C)では殆ど接触抵抗の増加は観測されなかった。尚この図は、0(hour),39(hour),126(hour),500(hour)で接触抵抗値(mΩ)測定を行っており、ACP(A)の0(hour),39(hour)での接触抵抗値は順に、0.7,413.3、ACP(B)の0(hour),39(hour),126(hour),500(hour)での接触抵抗値は順に、0.6,51.2,260.0,422.7、ACP(C)の0(hour),39(hour),126(hour),500(hour),39(hour),126(hour),500(hour),39(hour),126(hour),501.1,1.8,3.9であった。

【0033】このようなACPによる抵抗値変化現象は 次のように解釈された。即ち、ACP(C)ではその熱 膨張係数が実装基板であるBTレジンと、半導体チップ であるシリコンとの間に位置し、しかも実装後のACP の厚さが24ミクロンと薄層化されたため、半導体チッ プとACP、ACPと実装基板のそれぞれの間の応力が 削減されクラック、空隙の発生等が無く、バンプ接続の 信頼性に問題が起こらなかったものと考えられた。これ に対し、ACP(B)ではやや熱膨張係数が大きいため に、一部では実装基板よりも熱膨張係数が大きいため に、また、半導体チップとの熱膨張係数差がACP (C)と比較して拡大したことで、半導体チップとAC P、ACPと実装基板のそれぞれの間の応力が大きく、 クラック、空隙の発生等が起こり、バンプ接続の信頼性

に問題が発生したものと考えられた。 【0034】しかし、ACP(A)と比較すると半導体チップとの熱膨張係数差が小さいために、500hourまで、500mΩ以下を維持できたと考えられた。更にACP(A)ではACPの熱膨張係数が更に大きいために、実装基板よりも明かに熱膨張係数が大きく、また、半導体チップとACP、ACPと実装基板のそれで、半導体チップとACP、ACPと実装基板のそれぞれの間の応力が更に大きく、クラック、空隙の発生等により、急激にバンプ接続の劣化が発生したものと考えられた。尚、実装初期状態での抵抗値は何れのACPでも1mΩオーダーにとどまった。これは前述のように金バンプ3と銅の基板電極8間のシェア強度が30g/バンプとなり、機械的強度が増加したことによるものと考えられる

【0035】上記のように本実施形態では、加圧条件、ACPの種類を適切に選択することにより第1の実施形態で述べた効果に加えて、低抵抗で長期間安定したボールバンプ、基板電極接合を得ることができる事がわかった。また、ACPの種類によらず、初期接触抵抗は、良好であることがわかった。

(第3の実施形態)以下に本発明の第3実施形態について説明する。

【0036】以下の説明では、本実施形態のうち上記の

第1乃至第2の実施形態と同一の部分に付いては説明を 省略する。上述の第2の実施形態で、最適な加圧条件、 最適なACPの選択で良好な結果が得られ、また、金バンプ3と銅の基板電極8とが直接に接合していることが わかったため、第2の実施形態の第2変形例で用いた異 方性導電ペースト(ACP(C))4の代わりに金コート粒子等の導電物質を含まない絶縁性のエポキシ樹脂

(第2実施形態のACP(C)と同様にガラスフィラーを含有し、電気特性を除く物性値は上記のACP(C)と同一)を使用して実装装置を試作した。この場合、実 10装直後の抵抗が第2実施形態と同じ0.02~0.1m Ωとなり、従来技術に記載した金めっき電極を用いた場合よりも小さい接続抵抗が得られた。また、-25℃、20分/85℃、20分の温度サイクル試験1000サイクルと60℃、90%の高温高湿放置試験1000hを行った結果、抵抗の上昇は第2実施形態よりも少し劣り、10mΩ程度の変化が起きる場合があったが実用しうる範囲内であった。10mΩ程度の変化が起きた接合部断面を観察したところ、金バンプ3と銅の基板電極8間の一部にエポキシ樹脂が介在している部分があり、こ 20の部分が熱サイクル試験の熱衝撃で変位し、接触抵抗の変動を起こしていることが推定された。

【0037】また、上記の第2の実施形態ではこの部分に導電性粒子が含有されることからこの部分でこの粒子が金ボールバンプ3と銅の基板電極8にそれぞれ接触し、熱衝撃後も低い接触抵抗が維持されるものと推定された。

【0038】本第3の実施形態では、安価な絶縁樹脂を用いることが可能であるため、第2の実施形態で述べた利点に加え、製造コストを削減することができる。これ 30らの結果から、上記の第2の実施形態、第3の実施形態に記載の方法では金バンプ3と銅の基板電極8間が金属間接合を形成し、これにより接触抵抗の少ない良好な接合が形成されることがわかった。また、金バンプ3と銅の基板電極8間を異方性導電性ペーストで接続することにより、更に長期的に接触抵抗の変動の少ない良好な接合が形成されることがわかった。

【0039】以上述べたように、本発明の第1ないし第3の実施形態を用いることにより、金めっきの無い基板電極を用いて基板電極とバンプの間で良好な電気的接触40を得ることが出来た。これにより、金めっきに用いるシアンが不要となり、環境汚染の懸念をなくすことが出来た。また、ニッケル、金めっきが不要となったため、ニッケルの拡散に伴う電気接続不良、信頼性不良を回避することが可能となった。

【0040】なお、上記の各実施形態では樹脂として流体状の異方性導電ペースト、ないしは絶縁性樹脂を用いたが、これらに替えて、加圧、加熱により変形可能な、フィルム状の異方性導電性フィルム、絶縁性フィルムを用いることも出来る。即ち、フィルム状に整形されたも 50

のであっても、加熱、加圧により基板電極とボールバン プの電気接続が確保できればよい。

【0041】これらのフィルム状の異方性導電性フィルム、絶縁性フィルムはフィルム状に成型されているため、バンプ、基板電極間に載置する際に載置する量の制御が容易であり、工程管理が容易であるという利点がある。

【0042】また、これらの樹脂、フィルムはエポキシ樹脂に限られるものではなく熱硬化性の樹脂であればよい。また、配線基板は、プリント配線基板に限られるものではなく、上記の構成が適用可能な基板であれば良く、セラミック多層基板等でもよい。その他、本発明の趣旨を逸脱しない範囲で上記実施形態を変形して適用することが可能であることは言うまでも無い。

[0043]

【発明の効果】上述のように本発明の方法を用いた場合、金バンプと銅の基板電極が拡散接合し、低い接続抵抗が実現できる。また、本発明の方法を用いた場合、金ボールバンプと銅の基板電極間にガラスフィラーを含む異方性導電性ペーストを介在させることにより、熱衝撃後にも殆ど接続抵抗の変動が無い半導体装置が実現できる。

【図面の簡単な説明】

【図1】本発明の第1の実施形態を示す工程断面図である。

【図2】本発明の第1の実施形態を示す工程断面図の部分拡大図である。

【図3】基板電極の表面に酸化膜が形成された状態を示す断面図である。

0 【図4】本発明の第2の実施形態におけるバンプ周辺の 拡大断面図である。

【図5】本発明の第2の実施形態においてボンディング 時の加圧による接触抵抗の変化を示した図である。

【図6】本発明の第2の実施形態においてACPを替えたときのTHS試験での接触抵抗の変化を示した図である。

【図7】半導体チップをプリント基板の基板電極上にフェイスダウン実装する従来技術の工程断面図である。

【図8】従来技術の工程断面図に示した金パンプ3、基 0 板電極8近傍の拡大断面図である。

【符号の説明】

1	半導体チップ
-	1 Tritte / / /

2 アルミ電極

3 金パンプ

4 異方性導電ペースト

5 電極

6 めっき

7 プリント基板


8 基板電極

9 金コート粒子


10 酸化膜


【図1】

【図2】




(A)





(B) ·



1…半導体チップ 2…アルミ電極 3…金パンプ

4…呉方性将電ペースト


7…プリント基板 8…基板電極 9…全コート粒子

1…半導体チップ 2…アルミ電極


3…金パンプ 4…異方性導電ペースト 7…プリント基板 8…基板電極

9…金コート粒子

【図3】



【図4】



1…半導体チップ .

2…アルミ電極

3…金パンプ


4…異方性導電ペースト

7…プリント基板 8…基板電極


9…金コート粒子


10…酸化膜

【図5】



【図6】





								,		
	, 4 7	5						•		
			 •				. '			
			rt.							
								:		
								•		
			×,							
							3			
			•							
	- 3									
						•				
			4							
			i i							
						•				